(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-142736

(P2001 - 142736A)

(43)公開日 平成13年5月25日(2001.5.25)

(51) Int.Cl.7		酸別記号	FI		テーマコート*(多考)	
G06F	11/22	360	G06F 1	1/22	360P	2G032
G01R	31/28		G01R 3	1/28	V	5B048
H01L	27/04				G	5 F O 3 8
	21/822		H01L 2	. 27/04 T		
			客查請求	未請求	請求項の数6	OL (全 8 頁)
(21)出願番号 (22)出顧日		特顏平11-326288 平成11年11月17日(1999.11.17)	(71)出願人	株式会社	08 出日立製作所 F代田区神田駿河	台四丁目 6 番地
		, Maria (11/3 - 1 / 1	(72)発明者	発明者 池谷 豊人 東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デパイス開発センタ内		
			(72)発明者	東京都		16番地の3 株式 開発センタ内
			(74)代理人		001 簡并 大 和	


最終頁に続く

(54) 【発明の名称】 テスト容易化回路およびそれを用いた半導体装置

(57)【要約】

【課題】 マクロセルの機能テストとユーザ論理のスキャンテストを同時に実行してテスト回路のオーバヘッドを低減し、テスト時間を短縮することができるテスト容易化回路およびそれを用いた半導体装置を提供する。

【解決手段】 ASIC、マイクロプロセッサ、またはその他のカスタムLSIであって、マクロセル1と、このマクロセル1の入力段、出力段にそれぞれ接続されたユーザ論理2,3などからなり、特にテスト容易化回路として、マクロセル1の入力/出力がダブルラッチ形式のスキャンフリップフロップFF1,FF2からなり、スキャンテストと機能テストは排他的に印加値と期待値を持つため、マクロセル1の機能テストを行うためのテストパターンと、ユーザ論理2,3のスキャンテストを行うためのテストパターンとを合成して、マクロセル1とユーザ論理2,3とを同時にテストすることが可能な構成となっている。



【特許請求の範囲】

【請求項4】 請求項1記載のテスト容易化回路であって、前記マクロセルの機能テストのクロック信号の入力において、前記スキャンテストのデータ読み込みのためのクロック信号を印加することにより、前記スキャンテストと同じタイミングで前記マクロセルの機能テストを実行することを特徴とするテスト容易化回路。

【請求項5】 請求項4記載のテスト容易化回路であって、前記マクロセルの機能テストのクロック信号を外部から印加することを特徴とするテスト容易化回路。

【請求項6】 請求項1、2、3、4または5記載のテスト容易化回路を用いた半導体装置であって、前記テスト容易化回路が内部回路に付加されていることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

[0002]

【従来の技術】たとえば、本発明者が検討した技術として、高機能化・高集積化が進むLSIでは、その機能が複雑になるにつれてテスト効率が低下するため、これを防ぎ、高放障検出率のテストを実現するために、設計の初期段階からテストし易い仕組みをチップの内部に作り込むテスト容易化設計技術が必須となっている。

【0003】このテスト容易化設計では、LSIの内部 回路にテスト容易化回路が付加され、内部回路の状態の 可倒御性と可観測性を高めることにより、テストパター ン生成コストの削減とテスト時間の短縮を実現してい

る。代表的なテスト容易化設計方式としては、スキャン 方式、BIST方式、クロスチェック方式、IDDQテ スト方式などがある。

マクロセルの機能テストを行うためのテストパターン 【0004】たとえば、マクロセルを含むLSIのテスと、前記ユーザ論理のスキャンテストを行うためのテストパターンとを合成して、前記マクロセルと前記ユーザ 10 ンテストは別々にテストパターンを生成してテストを行為理とを同時にテスト可能とすることを特徴とするテストな場所であった。 「前求項1記録のテスト容易化回路であったが用いられている。

【0005】なお、このようなLSIのテスト容易化設計に関する技術としては、たとえば平成9年5月30日、株式会社プレスジャーナル発行の「月刊 Semiconductor World 増刊号 ULSIテスト技術」に記載される技術などが挙げられる。

[0006]

【発明が解決しようとする課題】ところで、前記のよう 20 なマクロセルを含むLSIのテスト技術について、本発 明者が検討した結果、以下のようなことが明らかとなっ た。すなわち、マクロセルの機能テストとユーザ論理の スキャンテストは別々にテストパターンを生成し、マク ロセルの機能テストは専用のテスト回路を用いて個別に テストを行うために、テスト回路のオーバヘッドが大き くなり、またテスト時間が増加することが考えられる。 【0007】そこで、本発明の目的は、マクロセルの機 能テストとユーザ論理のスキャンテストにおいて、この 2種類のテストを同時に実行してテスト回路のオーバへ 30 ッドを低減し、テスト時間を短縮することができるテス ト容易化回路およびそれを用いた半導体装置を提供する ものである。

【0008】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0009]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0010】すなわち、本発明によるテスト容易化回路は、マクロセルの機能テストを行うためのテストパターンと、ユーザ論理のスキャンテストを行うためのテストパターンとを保持するダブルラッチ形式のスキャンフリップフロップ回路を有し、このスキャンフリップフロップ回路でマクロセルの入力/出力を構成し、マクロセルの機能テストパターンとユーザ論理のスキャンテストパターンとを合成して同時にテストできるようにしたものである。

50 【0011】この構成で通常信号を対象にした場合に

は、マクロセルの機能テストにおいて、スキャンフリップフロップ回路のスキャンインよりデータを印加し、スキャンアウトからデータを期待することにより、マクロセルの機能テストをスキャンテストと同じタイミングで実行するものである。さらには、スキャンテストによりデータ入力からデータ出力の不良を検出するようにしたものである。

【0012】さらに、クロック信号を対象にした場合には、マクロセルの機能テストのクロック信号の入力において、スキャンテストのデータ読み込みのためのクロッ 10 ク信号を印加することにより、スキャンテストと同じタイミングでマクロセルの機能テストを実行するものである。さらには、マクロセルの機能テストのクロック信号を外部から印加するようにしたものである。

【0013】また、本発明による半導体装置は、前記テスト容易化回路が内部回路に付加されているものである。

【0014】よって、前記テスト容易化回路、および半 導体装置によれば、マクロセルの周辺をスキャンフリップフロップ回路で構成することにより、スキャンパスか 20 らパターンを印加できるため、テスト回路のオーバヘッドを小さくすることができる。また、マクロセルで必要とするクロック系統をスキャンフリップフロップ回路のクロック信号で代用することで、クロック系のオーバヘッドを低減することができる。さらに、スキャンテストのフローと同様にマクロセルの機能テストを制御できることから、機能テストパターンとスキャンテストパターンを合成してテスト時間を短縮することができる。

[0015]

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。図1は本発明の一実施の形態である半導体装置を示す概略機能プロック図、図2は本実施の形態の半導体装置において、通常信号対象のスキャンフリップフロップ回路を示す機能プロック図、図3はクロック信号対象のスキャンフリップフロップ回路を示す機能プロック図、図4~図6はスキャンテスト、機能テストおよびその合成テストを説明するための概略機能プロック図、図7、図8は通常信号、クロック信号対象の他のスキャンフリップフロップ回路を示す機能プロック図である。

【0016】まず、図1により、本実施の形態の半導体装置の構成の一例を説明する。本実施の形態の半導体装置は、たとえばASIC、マイクロプロセッサ、またはその他のカスタムLSIとされ、マクロセル1と、このマクロセル1の入力段、出力段にそれぞれ接続されたユーザ論理2、3などからなり、特にテスト容易化回路として、マクロセル1の入力/出力が複数のスキャンフリップフロップ回路FFで構成されている。

【0017】このLSIでは、スキャンテストを行うこ 用する。これらのクロック信号SCK1、SCK2は、とを前提とし、ユーザ論理2、3は複数のスキャンフリ 50 テストデータをスキャンフリップフロップFF1、FF

4

ップフロップ回路FFにより構成される。ユーザ論理 2,3とマクロセル1を分離するために、特殊な構成の スキャンフリップフロップ回路FFを挿入するが、ユー ザ論理2,3でマクロセル1の前後にスキャンフリップ フロップ回路FFを接続していれば、特に追加する必要 はない。

【0018】スキャンフリップフロップ回路FFは、マクロセル1の機能テストを行うためのテストパターンと、ユーザ論理2,3のスキャンテストを行うためのテストパターンとを保持するダブルラッチ形式のスキャンフリップフロップからなり、マクロセル1の機能テストを行うためのテストパターンと、ユーザ論理2,3のスキャンテストを行うためのテストパターンとを合成して、マクロセル1とユーザ論理2,3とを同時にテストすることが可能となっている。

【0019】このスキャンフリップフロップ回路FF は、たとえば通常信号を対象とした回路が図2に示すよ うに、2個の縦続接続されたスキャンフリップフロップ FF1. FF2と、1個のセレクタSEL1などから構 成されている。スキャンフリップフロップFF1は、入 カデータDIN、スキャン入力データSIDがそれぞれ 入力され、スキャン用のクロック信号CCK、スキャン クロック信号SCK1により制御されて、スキャンフリ ップフロップFF2にデータが出力される。スキャンフ リップフロップFF2は、スキャンフリップフロップF F1からのデータが入力され、スキャンクロック信号S CK2により制御されて、スキャン出力データSODが 出力されるとともに、テストパスを経てセレクタSEL 1の一方にデータが出力される。セレクタSEL1は、 スキャンフリップフロップFF2からのテストパスによ るデータが一方に入力されるとともに、通常パスによる 直接の入力データD I Nが他方に入力され、テストイネ ープル信号TEST-ENにより制御されて、出力デー タDOUTが出力される。セレクタSEL1は、テスト イネーブル信号TEST-ENが"0"のときに通常パ スを選択し、"1"のときにテストパスを選択するよう

【0020】すなわち、通常信号に対応する図2のようなスキャンフリップフロップ回路FFでは、通常のパスとテスト用のパスを切り替えるセレクタSEL1を持ち、テストパスはダブルラッチタイプのスキャンフリップフロップFF1、FF2で構成される。スキャンクロック信号SCK1はスキャン入力データ端子(SID)からスキャンフリップフロップFF1をデータを印加するときに使用して、スキャンクロック信号SCK2はスキャンフリップフロップFF1からスキャンフリップフロップFF2へスキャンデータを転送してスキャン出力データ端子(SOD)に転送データを出力するときに使用する。これらのクロック信号SCK1、SCK2は、

に動作する。

5

2に印加するときに使用する。スキャン用のクロック信 号CCKは入力データ増子(DIN)からのデータを試 み込み、テスト結果を保持するときに使用する。

【0021】また、スキャンフリップフロップ回路FF は、たとえばクロック信号を対象とした回路が図3に示 すように、2個の縫続接続されたスキャンフリップフロ ップFF1、FF2と、1個の論理積ゲートAND1 と、1個のセレクタSEL1などから構成されている。 前記図2との相違点は、スキャンフリップフロップFF スキャンフリップフロップFF2とセレクタSEL1と の間に論理程ゲートAND1が迫加され、この論理程ゲ ートAND1の一方にスキャンフリップフロップFF2 からのデータが入力され、他方に直接のスキャン用のク ロック信号CCKが入力され、論理積処理して、テスト パスを経てセレクタSEL1の一方にデータが出力され る。以降は同様に、セレクタSEL1は、テストイネー ブル信号TEST-ENが"0"のときに通常パスを選 択し、"1"のときにテストパスを選択するように動作 する。

【0022】すなわち、クロック信号に対応した図3の ようなスキャンフリップフロップ回路FFでは、スキャ ンフリップフロップFF2の保持データを参照して、ス キャン用のクロック信号CCKを出力データ端子(DO UT) へ出力する。スキャンフリップフロップFF2の 内容が"1"であれば、マクロセル1にクロック信号C CKを印加する。クロック信号CCKを印加する必要が なければ、スキャンフリップフロップFF2に"0"が 印加されるようにパターン生成すればよい。これによっ て、マクロセル1のクロック制御が可能となり、複数の クロック信号の入力を持つマクロセル1にも一律に対応 することができる。

【0023】次に、本実施の形態の作用について、図4 ~図6により、ユーザ論理2.3のスキャンテスト、マ クロセル1の機能テスト、およびそれらの合成テストの 動作をそれぞれ説明する。

【0024】たとえば、本実施の形態のLSIにおい て、図4は、従来方法でユーザ論理2,3のスキャンテ ストを行うときの、テストパターンとスキャンフリップ フロップFF1. FF2との対応を示している。このと 40 き、マクロセル1は、印加値(x)と期待値(X)を持 たない。ユーザ論理2, 3に対する期待値(H/L)と 印加値(1/0)を持つだけである。

【0025】このユーザ論理2、3のスキャンテストで は、ユーザ論理2、3に、入力側のスキャンフリップフ ロップFF2から任意の印加値(1/0)によるテスト パターンを印加し、このテスト結果を出力側のフリップ フロップFF1に任意の期待値(H/L)として出力す る。そして、それぞれの期待値を比較し、一致(1→ H, $0 \rightarrow L$) / 不一致 $(1 \rightarrow L$, $0 \rightarrow H$) を判定するこ 50 【 $0 \ 0 \ 3 \ 9$ 】従って、本実施の形態の $L \ S \ I$ によれば、

とにより、ユーザ論理2、3のスキャンテストが可能と なる.

【0026】また、本実施の形態のLSIにおいて、図 5は、従来方法でマクロセル1の機能テストを行うとき の、テストパターンとスキャンフリップフロップFF 1, FF2との対応を示している。このとき、前記図4 の場合とは逆にマクロセル1に対してのみ期待値と印加

【0027】このマクロセル1の機能テストでは、マク 1にスキャン用のクロック信号CCKが入力され、また 10 ロセル1に、入力側のスキャンフリップフロップFF2から任意の印加値によるテストパターンを印加し、この テスト結果を出力側のフリップフロップFF1に任意の 期待値として出力する。そして、同様に、それぞれの期 待値を比較し、一致/不一致を判定することにより、マ クロセル1の機能テストが可能となる。

> 【0028】続いて、図6は、本実施の形態のLSIに おける、ユーザ論理2,3のスキャンテストと、マクロ セル1の機能テストとを合成したテストを行うときの、 それぞれのテストパターンを合成したときの対応を示し 20 ている。前記図4、図5において、スキャンテストと機 能テストは排他的に印加値と期待値を持つため、合成す ることができる。

【0029】このユーザ論理2、3のスキャンテストと マクロセル1の機能テストとの合成テストでは、以下の ステップで頃に行われる。

【0030】(1).ユーザ論理2,3に、このユーザ論理 2, 3の入力側のスキャンフリップフロップFF2から 任意の印加値によるテストパターンを印加する。

【0031】(2).マクロセル1に、このマクロセル1の 入力側のスキャンフリップフロップFF2から任意の印 加値によるテストパターンを印加する。

【0032】(3). スキャン用のクロック信号CCKを印 加する。

【0033】(4).ユーザ論理2,3の出力側のスキャン フリップフロップFF1にデータが入る。

【0034】(5).マクロセル1の出力側のスキャンフリ **ップフロップFF1にデータが入る。**

【0035】(6).シフトして、ユーザ論理2.3の出力 側のスキャンフリップフロップFF1、マクロセル1の 出力側のスキャンフリップフロップFF1のデータをス キャンアウトとする。

【0036】(7).マクロセル1のテスト結果を任意の期 待位として出力する。

【0037】(8).ユーザ論理2,3のテスト結果を任意 の期待値として出力する。

【0038】(9). それぞれの期待値を比較し、一致/不 一致を判定することにより、ユーザ論理2, 3のスキャ ンテストとマクロセル1の機能テストとの合成テストが 可能となる。

テスト容易化回路として、マクロセル1の入力/出力が スキャンフリップフロップ回路FFで構成されているこ とにより、スキャンパスからテストパターンを印加でき るため、テスト回路のオーバヘッドが小さくなる。ま た、マクロセル1で必要とするクロック系統をスキャン フリップフロップ回路FFのクロック信号で代用するこ とで、クロック系のオーバヘッドを低減できる。さら に、スキャンテストの、スキャンイン→読み込み→スキ ャンアウトのフローと同様にマクロセル1の機能テスト テストパターンを合成してテスト時間を短縮できる。

【0040】また、本実施の形態のLSIにおいては、 検出率を向上するために、たとえば前記図2に対して図 7に示すように、通常信号対象のスキャンフリップフロ ップ回路FFを構成することも可能である。前記のテス ト回路は入力データ端子(DIN)から出力データ端子 (DOUT) の不良検出をユーザ機能テストでしか検出 できないが、図7のスキャンフリップフロップ回路FF の構成ではスキャンテストでテストできる。すなわち、 このスキャンフリップフロップ回路FFは、入力データ 20 てテスト時間を短縮することが可能となる。 端子(DIN)とスキャンフリップフロップFF1との 間にセレクタSEL2を追加し、テストイネーブル信号 TEST-EN2で制御し、"O"のときに通常パステ スト、"1"のときにテストパスをそれぞれ選択するよ うに動作するものである。

【0041】さらに、たとえば前記図3に対して図8に 示すように、クロック信号をスキャンフリップフロップ FF1のクロック信号CCKでなく、外部の専用クロッ ク信号RAMCLKから印加できるようにすることも可 能である。これは、スキャン用のクロック信号CCKで はタイミングが合わないケースや、高精度なタイミング を設定したいケースで有用である。専用のクロック回路 が必要であるため、テスト回路のオーパヘッドが若干増 える。また、前記のテストパターン合成を行うために は、専用クロック信号RAMCLKをスキャンテストの 対象外になるように工夫することが必要である。これ は、テスト生成ツールに依存する。

【0042】以上、本発明者によってなされた発明をそ の実施の形態に基づき具体的に説明したが、本発明は前 記実施の形態に限定されるものではなく、その要旨を逸 脱しない範囲で種々変更可能であることはいうまでもな 670

【0043】たとえば、前記実施の形態のようなLSI において、前記図2に対してセレクタSEL1を省略 し、入力データ端子(DIN)と出力データ端子(DO UT) との間にスキャンフリップフロップFF1, FF 2のみを接続して、通常パスとテストパスとを共有して 使用する構成とすることも可能である。さらに、マクロ セル1などの回路をパウンダリスキャンでスキャン制御 する構成とすることも可能である。

【0044】また、本発明は、ASIC、マイクロプロ セッサ、その他のカスタムLSIに効果的であるが、さ らにCADツール(スキャンテストと機能テストの合

成) などにも応用することができる。

8

[0045]

【発明の効果】本願において開示される発明のうち、代 **姿的なものによって得られる効果を簡単に説明すれば、** 以下のとおりである。

【0046】(1)、マクロセルの周辺をスキャンフリップ を制御できることから、機能テストパターンとスキャン 10 フロップ回路で構成することで、スキャンパスからパタ ーンを印加することができるので、テスト回路のオーバ ヘッドを低減することが可能となる。

> 【0047】(2).マクロセルで必要とするクロック系統 をスキャンフリップフロップ回路のクロック信号で代用 することができるので、クロック系のオーパヘッドを低 減することが可能となる。

> 【0048】(3). スキャンテストのフローと同様に、マ クロセルの機能テストを制御することができるので、機 能テストパターンとスキャンテストパターンとを合成し

> 【0049】(4).前配(1)~(3)により、テスト容易化 回路の回路構成を簡素化することができるので、テスト 容易化回路のオーパヘッドを低減し、テスト時間を短縮 できる半導体装置を実現することが可能となる。

【図面の簡単な説明】

【図1】本発明の一実施の形態である半導体装置を示す 概略機能ブロック図である。

【図2】本発明の一実施の形態の半導体装置において、 通常信号対象のスキャンフリップフロップ回路を示す機 能ブロック図である。

【図3】本発明の一実施の形態の半導体装置において、 クロック信号対象のスキャンフリップフロップ回路を示 す機能プロック図である。

【図4】本発明の一実施の形態の半導体装置において、 スキャンテストを説明するための概略機能プロック図で ある。

【図5】本発明の一実施の形態の半導体装置において、 機能テストを説明するための概略機能プロック図であ

【図6】本発明の一実施の形態の半導体装置において、 40 スキャンテストと機能テストとの合成テストを説明する ための概略機能プロック図である。

【図7】本発明の一実施の形態の半導体装置において、 通常信号対象の他のスキャンフリップフロップ回路を示 す機能プロック図である。

【図8】本発明の一実施の形態の半導体装置において、 クロック信号対象の他のスキャンフリップフロップ回路 を示す機能プロック図である。

【符号の説明】

50 1 マクロセル

10


2,3 ユーザ論理FF スキャンフリップフロップ回路FF1,FF2 スキャンフリップフロップ


9


SEL1, SEL2 セレクタ AND1 論理積ゲート

[図1]


X 1








H/L: 任意の顧告値 X: 期待値なし





【図7】

図 7 TEST-EN SID D: 適常パス選択 1: テストパス選択 CCK-テストパス FF2 TEST-EN2_ SEL2 TU00 []-DIN 🗆 🛨 SCK1 SCK2 -SOD 0: 通常パステスト 1:テストパス選択

フロントページの続き

ドターム(参考) 2G032 AA00 AB01 AC10 AD05 AG01 AH03 AK16 5B048 AA20 CC02 CC18 DD05 5F038 DF04 DT03 DT06 DT07 DT16 EZ09 EZ20